다른 디스플레이 기술과 비교할 때, LED 디스플레이는 자체 조명, 우수한 색상 재현, 높은 재생 빈도, 절전 및 쉬운 유지 보수의 장점을 가지고 있습니다. 접합을 통해 고휘도와 초대형 크기의 두 가지 특성을 얻을 수 있는 것은 지난 이십 년 동안 LED 디스플레이 스크린의 급속한 성장에 결정적인 요인입니다. 대형 스크린 실외 디스플레이 분야에서 지금까지 다른 기술은 LED 디스플레이 기술과 경쟁 할 수 없습니다.
그러나 과거에는 LED 디스플레이가 패키지 된 램프 비드 사이의 간격이 커서 해상도가 낮아 실내 및 가까이에서 볼 수없는 단점이 있습니다. 해상도를 향상시키기 위해서는 램프 비드 사이의 간격을 줄여야하지만 램프 비드의 크기는 줄어 듭니다. 전체 화면의 해상도를 향상시킬 수 있지만 비용은 빠르게 증가합니다. 과도한 비용은 소형 피치 LED 디스플레이의 대규모 상업적 적용에 영향을 미칩니다. .
최근 몇 년 동안 칩 제조업체 및 포장 제조업체, IC 회로 제조업체 및 스크린 제조업체의 노력 덕분에 단일 패키지 장치의 비용이 점점 낮아지고 LED 패키지 장치는 점점 작아졌으며 디스플레이 픽셀 피치는 점점 작아졌습니다. 해상도가 점점 더 높아지고 실내 대형 스크린 디스플레이에서 작은 피치 LED 디스플레이의 장점이 점점 더 분명 해지고 있습니다.
현재 소형 피치 LED는 주로 광고 매체, 경기장, 무대 배경, 시립 엔지니어링 및 기타 분야에서 사용되며 운송, 방송, 군사 및 기타 분야의 시장을 계속 개발하고 있습니다. 2018 년까지 시장 규모는 수천억 달러에 달할 것으로 추산됩니다. 향후 몇 년 안에 소형 피치 LED 디스플레이가 시장 점유율을 지속적으로 확대하고 DLP 후면 프로젝션의 시장 공간을 차지할 것으로 예측할 수 있습니다. 중국 에버브라이트 증권 연구소(China Everbright Securities Research Institute)에 따르면, 2020년까지 DLP 리어 프로젝션을 위한 스몰 피치 LED 디스플레이의 교체율은 70~80%에 이를 것이다.
저자는 청록색 LED 칩 제조 산업에 종사하고 있으며 수년 동안 제품 개발에 종사해 왔습니다. 제품 설계 및 공정 기술의 관점에서 볼 때, 소피치 LED 디스플레이 스크린의 개발은 청록색 LED 칩에 대한 수요와 칩 측의 가능한 대책을 논의 할 것입니다.
2. LED 칩에 대한 작은 피치 LED 디스플레이의 수요
LED 디스플레이의 핵심인 LED 칩은 소형 피치 LED 개발에 중요한 역할을 합니다. 소형 피치 LED 디스플레이의 현재 성과와 미래 개발은 칩 측의 끊임없는 노력에 의존합니다.
한편으로, 실내 디스플레이 화면의 도트 피치는 개발 초기 P4에서 P1.5, P1.0 및 P0.8로 점차 감소했습니다. 이에 상응하여, 램프 비드 크기는 3535 및 2121에서 1010으로 감소되었다. 일부 제조업체는 0808 및 0606 크기를 개발했으며 일부 제조업체는 0404 크기를 개발하고 있습니다.
우리 모두 알다시피, 포장 된 램프 비드의 축소는 필연적으로 칩 크기의 축소가 필요합니다. 현재 시장에서 일반적으로 사용되는 소형 피치 디스플레이 스크린 용 청록색 칩의 표면적은 약 30 mil2이며 일부 칩 공장은 이미 25 mil2 또는 20 mil2의 칩을 대량 생산하고 있습니다.
반면에 칩의 표면적이 작아지고 단일 코어 밝기가 감소함에 따라 디스플레이 품질에 영향을 미치는 일련의 문제도 두드러졌습니다.
첫 번째는 그레이 스케일에 대한 요구 사항입니다. 실외 스크린과 달리 실내 화면 수요의 어려움은 밝기가 아니라 회색조에 있습니다. 현재 실내 대형 간격 화면의 밝기 요구 사항은 약 1500 cd / m2 -2000 cd / m2이며 소형 피치 LED 디스플레이의 밝기는 일반적으로 약 600 cd / m2 -800 cd / m2이며 장기주의에 가장 적합합니다 가장 적합한 가장 좋은 밝기는 약 100 cd / m2 -300cd / m2입니다.
작은 피치 LED 스크린의 현재 문제 중 하나는 "낮은 밝기와 낮은 회색"입니다. 즉, 그레이 스케일은 낮은 밝기에서 충분하지 않습니다. "낮은 밝기와 높은 회색"을 달성하기 위해 현재 패키지 끝은 검은 색 브래킷을 채택합니다. 블랙 브래킷은 칩에 약한 반사를 갖기 때문에 칩은 충분한 밝기를 가져야합니다.
다음은 디스플레이 균일성의 문제입니다. 기존 화면과 비교하여 간격이 작을수록 잔광, 어두운 첫 번째 스캔, 붉은 색의 낮은 밝기 및 고르지 않은 낮은 회색과 같은 문제가 발생합니다. 현재, 잔광, 먼저 어두운 회색과 낮은 회색 및 빨간색과 같은 문제에 대응하여 포장 측과 IC 제어 측 모두 이러한 문제를 효과적으로 완화하기 위해 노력해 왔습니다. 낮은 회색조 하에서의 밝기의 균일성도 한 점씩 수정되었습니다. 기술이 완화되었습니다. 그러나 문제의 근본 원인 중 하나로서 칩 측에서 더 많은 노력이 필요합니다. 특히, 작은 전류에서의 밝기의 균일 성이 더 좋으며 기생 정전 용량의 일관성이 더 좋습니다.
세 번째 문제는 신뢰성입니다. 현재 업계 표준은 LED 데드 라이트 속도의 허용 값이 십만 개 중 하나이며, 이는 분명히 작은 피치 LED 디스플레이에 적합하지 않다는 것입니다. 작은 피치 스크린의 높은 픽셀 밀도와 짧은 시야 거리로 인해 10,000 개의 조명이있는 경우 1 개의 데드 라이트가 있으며 그 효과는 받아 들일 수 없습니다. 앞으로는 장기간 사용 요구를 충족시키기 위해 데드 라이트 속도를 십만 또는 백만 분의 일로 제어해야합니다.
일반적으로 소형 피치 LED를 개발하려면 칩 세그먼트가 크기를 줄이고, 상대 밝기를 높이고, 작은 전류에서 우수한 밝기 일관성, 우수한 기생 정전 용량 일관성 및 높은 신뢰성이 필요합니다.
세 가지 칩 측 솔루션
1. 크기 감소 칩 크기 감소
표면적으로는 레이아웃 디자인의 문제입니다. 필요에 따라 더 작은 레이아웃을 설계하여 해결할 수있는 것 같습니다. 그러나 칩 크기의 감소가 무기한으로 진행될 수 있습니까? 대답은 안 된다야. 칩 크기 감소 정도를 제한하는 몇 가지 이유가 있습니다.
(1) 포장 가공에 대한 제한. 패키징 과정에서 두 가지 요인이 칩 크기의 감소를 제한합니다. 하나는 노즐의 제한입니다. 다이 본딩은 칩을 집어 들어야하며 칩의 짧은 측면은 흡입 노즐의 내경보다 커야합니다. 현재 내경이 약 80um인 비용 효율적인 노즐이 있습니다. 두 번째는 와이어 본딩의 한계입니다. 첫 번째는 와이어 본딩 패드, 즉 칩 전극이 충분히 커야하며, 그렇지 않으면 와이어 본딩의 신뢰성을 보장 할 수 없다는 것입니다. 업계는 최소 전극 직경이 45um라고보고했습니다. 둘째, 전극 사이의 거리는 충분히 커야하며, 그렇지 않으면 두 와이어 본딩이 필연적으로 서로를 방해합니다.
(2) 칩 가공의 한계. 칩 처리 공정에는 두 가지 제한 사항이 있습니다. 하나는 레이아웃의 한계입니다. 상술한 패키지 단부의 한계 이외에도, 전극 크기 및 전극 간격이 요구되며, 전극과 MESA 사이의 거리, 스크라이브 레인의 폭, 및 서로 다른 층의 경계선 간격은 칩의 전류 특성, SD 공정 능력 및 포토리소그래피의 처리 능력 등의 한계를 갖는다. 특정 제한의 범위를 결정합니다. 일반적으로, P 전극으로부터 칩의 에지까지의 최소 거리는 14 μm 이상으로 제한된다.
두 번째는 절단 능력의 한계입니다. SD 다이싱 + 기계적 분할 프로세스에는 한계가 있으며 칩 크기가 너무 작 으면 칩 크기가 분할되지 않을 수 있습니다. 웨이퍼의 직경이 2 인치에서 4 인치로, 또는 미래에 6 인치로 증가하면, 다이싱 및 분할의 어려움은 그에 따라 증가 할 것이고, 즉, 처리 가능한 칩의 크기는 그에 따라 증가 할 것이다. 4인치 칩을 예로 들자면, 칩의 짧은 측면 길이가 90μm 미만이고 종횡비가 1.5:1보다 크면 수율 손실이 크게 증가할 것이다.
위의 이유를 바탕으로 저자는 칩 크기가 17mil2로 줄어들면 칩 설계 및 처리 능력이 한계에 가까워 질 것이며 칩 기술 계획에 큰 돌파구가 없다면 기본적으로 축소 할 여지가 없다고 대담하게 예측합니다.
2. 밝기 증가
밝기 향상은 칩 측의 영원한 주제입니다. 칩 공장은 에피택셜 프로그램의 최적화를 통해 내부 양자 효과를 최적화하고 칩 구조의 조정을 통해 외부 양자 효과를 향상시킵니다.
그러나, 한편으로는, 칩 크기의 축소는 필연적으로 발광 영역의 감소와 칩 밝기의 감소로 이어질 것이다. 반면에, 스몰 피치 디스플레이 스크린의 도트 피치는 감소되고, 단일 칩 밝기에 대한 요구는 감소된다. 둘 사이에는 상호 보완적인 관계가 있지만 결론이 있어야합니다. 현재 칩 측의 비용을 줄이기 위해서는 주로 구조에서 뺄셈을하는 것이 일반적이며 일반적으로 밝기를 줄이는 대가를 지불해야합니다. 따라서 트레이드 오프를 계량하는 방법은 업계가주의해야 할 문제입니다.
3. 저전류 하에서의 일관성
소위 저전류는 기존의 실내 및 실외 칩에서 사용되는 전류에 상대적입니다. 아래 그림에 표시된 칩 I-V 곡선은 기존의 실내 및 실외 칩이 선형 작업 영역에서 작동하며 전류는 상대적으로 큽니다. 그러나 소형 피치 LED 칩은 0 포인트에 가까운 비선형 작동 영역에서 작동해야하며 전류는 상대적으로 작습니다.
비선형 작업 영역에서 LED 칩은 반도체 스위칭 임계값의 영향을 받으며 칩 간의 차이가 더 분명합니다. 많은 수의 칩에 대한 밝기와 파장의 이산도를 분석하면 비선형 작업 영역의 이산이 선형 작업 영역보다 훨씬 크다는 것을 쉽게 알 수 있습니다. 이것은 현재 칩 측에서 내재 된 도전입니다.
이 문제를 해결하는 방법은 먼저 선형 작업 영역의 하한을 줄이기 위해 에피택셜 방향을 최적화하는 것입니다. 둘째, 칩 분광법을 최적화하여 다른 특성을 가진 칩을 구별합니다.
4. 기생 정전 용량 일관성
현재, 칩 측에 칩의 커패시턴스 특성을 직접 측정하는 조건은 없다. 정전 용량 특성과 기존 측정 항목 간의 관계는 여전히 불분명하며 업계가 요약하기를 기다리는 사람들은 여전히 불분명합니다. 칩 측 최적화의 방향은 첫째로 확장의 조정이고, 다른 하나는 전기 비닝의 미세 조정이지만 비용이 매우 높기 때문에 권장하지 않습니다.
5. 신뢰성
칩측 신뢰성은 칩 패키징 및 노화 공정에서 다양한 파라미터에 의해 설명될 수 있다. 그러나 일반적으로 칩이 화면에 설치된 후 칩의 신뢰성에 영향을 미치는 요인은 주로 ESD 및 IR입니다.
ESD는 정전기 방지 능력을 나타냅니다. IC 업계 보고서에 따르면 칩 고장의 50% 이상이 ESD와 관련이 있습니다. 칩 신뢰성을 향상시키려면 ESD 기능을 개선해야 합니다. 그러나, 동일한 에피택셜 웨이퍼 및 동일한 칩 구조의 조건 하에서, 더 작은 칩 크기는 필연적으로 ESD 능력의 약화로 이어질 것이다. 이는 전류 밀도 및 칩 정전 용량 특성과 직접 관련이 있으며 저항할 수 없습니다.
IR은 역 누설을 말하며, 일반적으로 칩의 역전류 값은 고정 된 역 전압 하에서 측정됩니다. IR은 칩 내부의 결함 수를 반영합니다. IR 값이 클수록 칩 내부에 더 많은 결함이 있습니다.
ESD 기능과 IR 성능을 향상시키려면 에피택셜 구조와 칩 구조에서 더 많은 최적화가 이루어져야 합니다. 칩 비닝에서는 엄격한 비닝 표준을 통해 ESD 기능 및 IR 성능이 약한 칩을 효과적으로 제거 할 수 있으므로 칩을 화면에 설치 한 후 칩의 신뢰성을 향상시킬 수 있습니다.
넷째, 요약
요약하면, 저자는 작은 피치 LED 디스플레이의 개발과 함께 LED 칩 끝이 직면 한 일련의 과제를 분석하고 개선 계획 또는 방향을 하나씩 제시합니다. LED 칩의 최적화를위한 여지가 여전히 많다고 말해야합니다. 개선 방법은 여전히 업계가 독창성을 사용하고 지속적인 노력을 기울일 때까지 기다리고 있습니다.
