다른 디스플레이 기술과 비교할 때 LED 디스플레이는 자체 발광, 우수한 색상 복구 성능, 높은 재생 빈도, 절전 및 쉬운 유지 관리의 장점이 있습니다. 고휘도, 접합 및 대형 크기는 지난 20년 동안 LED 디스플레이의 급속한 성장을 위한 결정적인 요소입니다. 대형 스크린 옥외 디스플레이 분야에서 다른 어떤 기술도 LED 디스플레이 기술과 경쟁할 수 없습니다.
그러나 과거에는 LED 디스플레이도 부족했습니다. 예를 들어, 포장된 램프 비드 사이의 거리가 멀고 해상도가 낮아 실내 및 근접 관찰에 적합하지 않습니다. 해상도를 높이려면 비드 사이의 간격을 줄여야 하지만 램프 비드의 크기는 작아진다. 전체 화면의 해상도가 향상될 수 있지만 비용이 급격히 상승하고 비용이 너무 높아서 광범위한 상용 응용 프로그램에 영향을 미치는 작은 피치 LED 디스플레이에 영향을 미칠 것입니다. .
최근 몇 년 동안 칩 제조업체 및 패키징 제조업체, IC 회로 제조업체 및 스크린 제조업체의 노력으로 단일 패키지 장치의 비용이 점점 낮아지고 LED 패키지 장치가 점점 작아지고 디스플레이 화면의 픽셀 피치가 점점 작아집니다. 점점 작아지고 있습니다. 더 높고 더 높은 해상도는 실내 대형 스크린 디스플레이에서 소피치 LED 디스플레이의 장점을 점점 더 분명하게 만듭니다.
현재 소피치 LED는 주로 광고매체, 경기장, 무대배경, 도시공학 등에 사용되고 있으며, 교통, 방송, 군사분야에서 수시로 시장을 개척하고 있다. 2018년에는 시장 규모가 100억 개에 육박할 것으로 예상됩니다. 향후 몇 년 동안 소형 LED 디스플레이가 때때로 시장 점유율을 확대하여 DLP 후면 프로젝션의 시장 공간을 압박할 것으로 예상됩니다. Everbright Securities Research Institute의 추정에 따르면 2020년까지 작은 간격 L
우선 소피치 LED 디스플레이용 LED 칩 수요
LED 칩은 LED 디스플레이의 중심이며 소피치 LED 개발에 중요한 역할을 합니다. 소형 LED 디스플레이의 현재 성과와 향후 발전은 칩의 끊임없는 노력에 달려 있습니다.
한편, 실내 디스플레이 도트 피치는 초기 P4에서 P1.5로 점차 감소했으며 P1.0과 P0.8이 개발 중입니다. 이에 따라 램프 비드 크기는 3535, 2121에서 1010으로 축소되었습니다. 일부 제조업체는 0808 및 0606 크기를 개발하고 일부 제조업체는 0404 크기를 개발하고 있습니다.
패키징 비드의 크기가 작아지기 때문에 칩 크기의 감소가 불가피하다는 것은 잘 알려진 사실이다. 현재 소형 디스플레이용 일반 청록색 칩의 외관은 약 30mils2이며 현지 칩 공장에서는 25mils2 또는 20mils2 칩을 양산하고 있습니다.
반면, 칩의 외부 제품은 소형화되고 단일 코어 밝기가 떨어지고 디스플레이 품질에 영향을 미치는 일련의 문제가 두드러졌습니다.
첫 번째는 회색조 요구 사항입니다. 실외 화면과 달리 실내 화면 요구 사항의 어려움은 밝기가 아니라 회색조에 있습니다. 현재, 실내 대형 화면의 밝기 요구 사항은 약 1500cd/m2-2000cd/m2이고, 소피치 LED 디스플레이의 밝기는 일반적으로 약 600cd/m2-800cd/m2이며, 장시간 사용 시 최고의 밝기입니다. 기간 표시는 100cd입니다. /m2-300cd/m2 정도.
소형 LED 스크린의 현재 과제 중 하나는&'저조도 및 저회색입니다.&따옴표; 즉, 낮은 밝기에서는 계조가 충분하지 않습니다.&'저조도 고회색&'을 완성하기 위해 현재 포장 면은 블랙 브라켓이다. 검은색 브라켓은 칩에 약하게 반사되기 때문에 칩의 밝기가 충분해야 합니다.
두 번째는 평균 문제를 표시하는 것입니다. 기존 스크린에 비해 피치가 작아져 잔광, 첫 번째 스캔 어둡게, 낮은 홍조 및 낮은 계조 불균일과 같은 문제가 발생합니다. 현재 잔광, 첫 번째 스캔 및 낮은 계조의 문제를 고려하여 패키지 측과 IC 제어 측 모두 이러한 문제를 효과적으로 완화하려고 시도했으며 저 계조에서 밝기 평균 문제도 다음과 같이 수정되었습니다. 가리키다. . 기술이 쉬워졌습니다. 그러나 문제의 근본 원인 중 하나로 칩 측면에서 더 많은 노력이 필요합니다. 구체적으로, 작은 전류에서 평균 휘도가 더 좋고, 기생 커패시턴스가 더 좋다.
세 번째는 보안 문제입니다. 현재 업계 표준은 LED 데드 레이트의 허용 값이 10,000분의 1로 분명히 작은 피치의 LED 디스플레이에 적합하지 않다는 것입니다. 소피치 화면의 화소밀도가 비교적 크고 관찰간격이 비교적 가깝기 때문에 10,000에 데드라이트가 있으면 그 효과는 견딜 수 없다. 미래에는 장기 사용의 요구를 충족시키기 위해 데드라이트 비율에 대한 수요가 10만분의 1 또는 100만분의 1로 제어될 것입니다.
일반적으로 소피치 LED의 개발을 위해 칩 부품의 요구 사항은 크기 감소, 상대 휘도 향상, 작은 전류에서 우수한 휘도 발산, 우수한 기생 정전 용량 발산 및 높은 신뢰성입니다.
둘째, 칩 끝 처리 계획
1. 사이즈 축소 칩 사이즈 축소
외부에서 이것은 크기 디자인의 문제입니다. 요구 사항에 따라 더 작은 크기로 설계해야만 처리할 수 있을 것 같습니다. 그러나 칩 크기의 감소가 무한정 멈출 것인가? 대답은 부정적일 수 있습니다. 칩 크기 감소를 제한하는 몇 가지 이유가 있습니다.
(1) 포장 가공의 제한. 패키징 프로세스에서 칩 크기 감소를 제한하는 두 가지 요소가 있습니다. 하나는 노즐의 한계입니다. 칩은 칩을 픽업해야 하며 칩의 짧은 쪽은 노즐의 내경보다 커야 합니다. 현재 비용 효율적인 노즐의 내경은 약 80um입니다. 두 번째는 와이어 본딩의 한계입니다. 우선 보빈, 즉 칩 전극이 충분히 커야 하며 그렇지 않으면 와이어 본딩의 신뢰성을 보장할 수 없습니다. 업계에서 가장 작은 전극 직경은 45um입니다. 둘째, 전극 사이의 거리는 충분히 커야 합니다. 그렇지 않으면 두 개의 와이어 본드가 필연적으로 서로 간섭하게 됩니다.
(2) 칩 처리의 한계. 칩 처리에도 두 가지 제한 사항이 있습니다. 하나는 규모 계획의 한계입니다. 위에서 언급한 패키지 끝단의 한계 외에도 전극 크기 및 전극 간격, 전극과 MESA 간격, 스크라이브 선폭, 서로 다른 층의 경계선 간격 등에는 한계, 칩 전류 특성, SD 공정 능력 및 포토리소그래피 처리 능력. . 세부 제한 범위가 해결되었습니다. 일반적으로 P 전극과 칩 가장자리 사이의 최소 거리는 14μm 이상으로 제한됩니다.
두 번째는 절단 능력을 제한하는 것입니다. SD 절단 + 기계적 접합 프로세스에는 한계가 있으며 칩 크기가 너무 작아서 부러질 수 있습니다. 웨이퍼의 직경이 2인치에서 4인치로, 또는 향후 6인치로 증가함에 따라 블레이드 절단의 어려움이 증가하고 처리되는 칩의 크기가 증가할 것이다. 4인치 필름을 예로 들면 칩의 짧은 변 길이가 90미크론 미만이고 종횡비가 1.5:1보다 크면 수율 손실이 크게 증가합니다.
위의 이유로 저자는 칩 크기가 17mil2로 감소한 후 칩 설계 및 처리가 한계에 도달할 수 있다고 과감하게 예측합니다. 칩 기술 체계에 큰 돌파구가 없는 한 축소의 여지는 없습니다.
2. 밝기 증가
밝기 향상은 칩의 영구적인 주제입니다. 칩 공장은 에피택시 공정을 통해 내부 양자 효과를 최적화 및 최적화하고, 칩 구조 조정을 통해 외부 양자 효과를 향상시킵니다.
그러나 한편으로 칩 크기의 감소는 필연적으로 발광 면적의 감소로 이어져 칩의 휘도가 감소한다. 한편, 소피치 디스플레이의 도트피치(dot pitch)는 감소하고, 단일 칩의 밝기 요구사항은 감소된다. 둘 사이에는 상호 보완적인 관계가 있지만 결론은 있습니다. 현재 비용을 줄이기 위해 칩 측에서 주로 구조를 빼서 일반적으로 밝기를 줄입니다. 따라서 트레이드 오프의 균형을 맞추는 방법은 업계에서 주의를 기울여야 하는 문제입니다.
3. 저전류에서의 분기
소위 낮은 전류를 기존 실내 및 실외 칩 테스트의 전류와 비교합니다. 아래 그림과 같이 칩 IV 곡선, 전통적인 실내 및 실외 칩은 선형 작업 영역에서 작동하며 전류는 매우 큽니다. 작은 피치 LED 칩은 0에 가까운 비선형 작업 영역에서 작동해야 하며 전류가 너무 작습니다.
비선형 작업 영역에서 LED 칩은 반도체 스위칭 임계 값의 영향을받으며 칩 간의 차이가 더 분명합니다. 대규모 칩의 밝기와 파장의 불연속성을 분석하기 위해 비선형 작업 영역의 분산이 선형 작업 영역의 분산보다 훨씬 큰 것을 쉽게 알 수 있습니다. 이것은 현재 칩의 고유한 과제입니다.
이 문제를 해결하는 방법은 먼저 확장 방향을 최적화하여 선형 작업 영역의 하한을 줄이는 것입니다. 두 번째는 서로 다른 특성 칩을 구별하는 칩 분할의 최적화입니다.
4. 기생 커패시턴스 발산
현재 칩 측에서는 칩의 커패시턴스 특성을 직접 측정할 수 있는 조건이 없습니다. 커패시턴스 특성과 기존 측정 항목 간의 관계는 아직 명확하지 않으며 업계에서 요약하기를 기다리고 있습니다. 칩 측 최적화의 방향은 일회성 조정이고 다른 하나는 전기 분류의 개선이지만 비용이 높아 권장하지 않습니다.
5. 신뢰성
칩 패키징 신뢰성은 칩 패키징 및 에이징 동안 다양한 매개변수로 특징지어질 수 있습니다. 그러나 일반적으로 화면 뒤에 있는 칩의 신뢰성에 영향을 미치는 요소는 주로 ESD와 IR에 집중되어 있습니다.
ESD는 정전기에 저항하는 능력을 나타냅니다. IC 업계에 따르면 칩 고장의 50% 이상이 ESD와 관련이 있습니다. 칩 신뢰성을 향상시키기 위해서는 ESD 인재의 향상이 필요하다. 그러나 동일한 에피택시 웨이퍼 및 동일한 칩 구조에서는 칩 크기가 작아지므로 필연적으로 ESD의 약화로 이어진다. 이것은 전류 밀도 및 칩 커패시턴스 특성과 직접적인 관련이 있으며 저항할 수 없습니다.
IR은 역 누설을 나타내며 일반적으로 고정된 역 전압에서 측정됩니다. IR은 칩 내부의 결함 수를 반영합니다. IR 값이 클수록 내부 결함이 더 분명합니다.
ESD 및 IR 성능을 개선하려면 에피택시 구조와 칩 구조에서 더 많은 최적화가 이루어져야 합니다. 칩 보관의 경우 엄격한 사양 후에 ESD 및 IR 성능이 약한 칩을 효과적으로 제거할 수 있으므로 칩에 있는 칩의 신뢰성을 향상시킬 수 있습니다.
4, 요약
요컨대 과학의 발전과 시대의 업데이트로 LED 디스플레이 산업의 발전은 점점 더 대중화되었지만 디스플레이의 산업 효과는 마침내 향상되었으며 실업자들은 시간을 들여 열심히 일했습니다. 시각.
